삼성전자가 2027년에 후면전력공급(BSPDN) 기술을 도입한 2㎚(나노미터·1㎚는 10억분의 1m) 공정을 선보이겠다고 밝히면서 파운드리(반도체 위탁생산) 업계 경쟁이 한층 치열해지고 있다.
대만 TSMC와 미국 인텔도 2㎚ 이하 공정에 BSPDN 기술 도입을 예고한 상황이어서, 선단 공정에서 펼쳐질 주요 기업들의 기술 경쟁에 업계의 이목이 쏠리고 있다.

BSPDN은 반도체에 전력을 공급하던 방식을 뒤집은 혁신 기술이다.
기존에 반도체는 트랜지스터(소자) 위에 전류와 신호 전달 목적으로 회로를 따라 금속 배선을 뒀다.
하지만 기술 발전으로 회로 선폭이 점차 좁아지면서 배선 면적도 줄어듦에 따라 각종 노이즈가 발생했다.
이에 전류 배선을 반도체 뒷면으로 빼 간섭 현상을 줄이면서 칩 성능을 높이고 동시에 전력 효율도 높이는 BSPDN 기술이 개발된 것이다.

인텔은 하반기 20A(2㎚급) 공정을 통해 선보이는 제품에 자사 BSPDN 기술을 지칭하는 ‘파워비아(PowerVia)’를 도입할 예정이다.
이를 구현하기 위해 반도체가 만들어지는 원판(웨이퍼) 두께를 줄이고, 칩에 미세한 구멍을 뚫어 전기적으로 연결하는 나노 실리콘관통전극(TSV) 기술을 적용하겠다는 구체적인 계획도 밝힌 상태다.
실제 인텔이 4분기 선보일 데스크톱 PC용 프로세서 ‘애로레이크’는 20A 공정에서 생산되며 파워비아가 적용된다.

TSMC는 자체 BSPDN 기술인 ‘슈퍼 파워 레일(Super Power Rail·SPR)’을 2026년부터 적용하겠다고 예고했다.
연초 실적 발표 당시 컨퍼런스콜을 통해 SPR을 2026년 2㎚ 공정에 도입하겠다고 밝혔으며, 지난 4월엔 2026년 선보일 A16(1.6㎚) 공정에 해당 기술을 도입하겠다고 발표했다.
만약 1.6㎚ 공정에 SPR이 처음 적용된다면 기존보다는 공정 구현이 늦어지긴 하지만 도입 시기는 같을 것으로 보인다.
최근 연합보 등 대만 언론에선 TSMC가 차세대 극자외선(EUV) 노광 장비 ‘하이 뉴메리컬어퍼처(NA)’를 도입해 2025년부터 2㎚ 공정에 SPR을 적용할 수도 있다고 보도하기도 했다.

반도체 업계 관계자는 "웨이퍼 후면에 전류 배선층을 두게 되면 트랜지스터에 바로 전류를 공급할 수 있어 파워 소모를 줄일 수 있다"며 "여러 면에서 선단 공정이 필수적인 기술이 BSPDN"이라고 말했다.
이어 "선단 공정에 있어서 기술 중요도가 높은 만큼 모든 파운드리 기업들이 앞다퉈 도입을 예고한 것"이라고 설명했다.