인텔(Intel)은 8월 8일 미국 캘리포니아 주 산타클라라(Santa Clara) 인텔 본사에서 ‘데이터 센트릭 이노베이션 서밋 2018(Data-Centric Innovation Summit 2018)’ 행사를 열고, ‘데이터 중심’ 시대를 위한 인텔의 전략을 소개했다. 이번 행사에서는 인텔의 프로세서 뿐 아니라 메모리, 네트워크 등 데이터센터를 위한 다양한 기술과 관련된 신제품과 전략들이 선보였다.
현재 세계에 존재하는 데이터의 90%는 지난 2년 내에 생성되었으며, 이러한 데이터의 양은 계속 기하급수적으로 증가해, 2025년에는 오늘날의 10배 크기에 해당하는 163ZB에 이를 것으로 예상된다. 하지만 이들 데이터의 1% 정도만이 의사결정을 위해 활용되고 있을 뿐이며, ‘데이터 중심’의 환경은 조직의 경쟁력을 결정하기도 한다. 그리고 인텔은 데이터를 더 빠르게 이동시키고, 더 많은 데이터를 저장하고, 다루는 방법 등 ‘데이터 중심 비즈니스’의 총 유효시장의 규모는 2022년 2,000억 달러로 추산하며, 이는 인텔 역사상 가장 큰 규모의 기회에 해당한다고 소개했다.
인텔은 이번 서밋 기간에 차세대 제온 스케일러블 프로세서 시리즈인 ‘캐스캐이드 레이크(Cascade Lake)’가 새로운 VNNI 명령어 및 DLBoost 기술을 통해 AI 추론 성능을 대폭 향상시킬 것이라고 밝혔다. 또한 ‘옵테인 DC 퍼시스턴트 메모리(Optane DC Persistent Memory)’는 기존 메모리 시스템 기반에서 사용할 수 있는 대용량의 메모리 스토리지 공간을 제공하며, 더욱 효율적인 스토리지 구성을 위해서는 옵테인 DC SSD와 새로운 QLC 3D NAND 기반 신제품들의 조합을 소개했다. 한편 데이터의 더 빠른 이동을 위한 네트워크 측면에서는 ‘실리콘 포토닉스(Silicon Photonics)’와 새로운 SmartNIC 제품 라인을 소개했다.
▲사이래시 코타팔리 인텔 펠로우 겸 플랫폼 엔지니어링 그룹 데이터센터 프로세서 아키텍처 디렉터
▲데이터센터에서 인텔의 경쟁력으로는 ‘가상화’와 신뢰성, 효율 등이 꼽혔다
사이래시 코타팔리(Sailesh Kottapalli) 인텔 펠로우 겸 플랫폼 엔지니어링 그룹 데이터센터 프로세서 아키텍처 디렉터는 이 자리에서, 데이터센터 컴퓨팅은 코어당 성능과, 멀티코어 등을 통한 처리량 성능의 조화가 필요하다고 소개했다. 이 때, 코어당 성능은 전반적인 성능과 반응 시간에 영향을 주며, 다양한 워크로드 유형에 효과적인 대응을 가능하게 한다고 밝혔다. 또한 코어당 성능은 소프트웨어 측면에서의 비용 효율에도 유리하며, 더 좋은 코어 성능은 더 적은 코어당 라이선스로도 비슷한 결과를 얻을 수 있게 한다고 덧붙였다.
현재의 제온 스케일러블 프로세서는 이 코어당 성능과 처리량 성능의 균형을 추구해, 멀티코어, 멀티 소켓 확장 구성시에도 훌륭한 성능과 효율을 보인다고 밝혔다. 이는 코어간 연결에서 사용하는 메시 아키텍처, 소켓간 연결에서의 고효율 인터커넥트 기술, 최적화된 캐시와 메모리 서브시스템 구성에 기인한다. 그리고 이런 기술적 특징들이 모여, 높은 코어당 성능을 갖춘 제온 스케일러블 프로세서는 처리량 성능에서도 선도적인 실효 처리 성능을 제공하고 있다고 소개되었다.
또한 데이터센터에서 요구되는 특징으로는 통합, 지속적인 성능, 낮은 지터, 높은 데이터센터 효율 등이 꼽혔다. 이 중 ‘통합’은 구체적으로 ‘가상화’를 지칭하며, 제온 프로세서는 가상화 부분에서 높은 성능과 함께 유연한 마이그레이션, 대형 VM의 효율적인 운영, 런슈어 기술을 통한 가용성 측면 등의 특징을 제공한다고 소개했다. 지속적인 성능 유지에서는 다양한 작업이 동시에 수행되면서도 서로의 간섭을 최소화해 지속적인 성능을 제공할 필요가 있으며, 이는 캐시의 용량이나 메모리 대역폭의 우선 할당, 터보나 쓰로틀의 격리, 코드나 데이터의 격리 등을 통해 구현한다고 덧붙였다.
이와 함께, 낮은 지터 특성은 다양한 영역에서 더 낮은 지연시간 등으로 성능에 주는 영향을 줄이고, 지속적으로 높은 성능을 유지할 수 있게 한다. 또한 ‘높은 데이터센터 효율’ 측면에서는 데이터 이동 등에서의 효율적인 방법을 제공한다는 점이 꼽혔으며, 여기에는 CB-DMA, DPDK, AVX 명령어와 퀵어시스트 기술을 통한 암호화와 압축 등에서의 가속, 이레이저 코딩(Erasure Coding), RAID 등의 기술적 특징이 포함된다.
▲AI 부분에서는 AVX 명령어와 딥러닝 부스트, 최적화된 소프트웨어가 강조된다
AI를 위한 프로세서의 특징에서는 크게 다섯 가지 정도가 꼽혔다. 먼저, 매트릭스 연산 측면에서는 AVX(Advanced Vector Extensions) 명령어의 장점이 꼽혔으며, ‘딥러닝 부스트’ 기술을 통한 더 낮은, 혼합된 정밀도를 활용함으로써 처리량을 극대화할 수 있다고 소개했다. 이와 함께, 더 큰 캐시, 더 낮은 메모리 지연 시간과 향상된 대역폭은 코어 활용 효율을 더 높일 수 있게 하며, 프로세서의 메시 아키텍처는 데이터 이동과 변환 등에 최적화된 환경을 제공한다고 밝혔다. 그리고 인텔은 프로세서의 장점을 극대화할 수 있는 최적화된 라이브러리와 프레임워크도 제공하고 있다고 덧붙였다.
메모리 아키텍처 측면에서, ‘옵테인 DC 메모리 아키텍처’는 기존의 메모리 서브시스템과 스토리지 사이의 간극을 줄여 성능을 최적화하는 데 사용될 수 있다고 소개되었다. 특히 옵테인 DC 퍼시스턴트 메모리와 SSD 제품군은 낮은 지연 시간과 높은 대역폭을 갖추고, 기존의 메모리 영역을 보완, 대체할 수 있는 대안으로도 제시할 수 있는 특징을 갖추고 있다. 이에 현재의 인메모리 관련 활용에서 더 큰 메모리 구성을 위해 활용할 수도 있으며, 메모리의 성능과 스토리지의 비휘발성 양 쪽의 특성을 어느 정도 충족시켜 향후에는 메모리와 스토리지 구조 전반의 변화를 이끌 수도 있을 것이라 덧붙였다.
▲스캇 슈브 인텔 데이터센터 그룹 실리콘 포토닉스 전략 마케팅 디렉터
▲‘실리콘 포토닉스’는 옵티컬 트랜스미터를 실리콘 레벨, 실리콘 스케일로 구현할 수 있게 한다
인텔 데이터센터 그룹 실리콘 포토닉스(Silicon Photonics) 전략 마케팅 디렉터 스캇 슈브(Scott Schube)는 실리콘 포토닉스를 통한 클라우드 스케일의 옵티컬 기반 연결을 소개했다. 인텔의 실리콘 포토닉스는 웨이퍼 수준에서 고밀도의 광 기반 연결을 구현하며, 실리콘 칩과 통합이 가능한 기술이다. 실리콘 웨이퍼 위에 실리콘 기술을 기반으로 광원을 탑재하는 하이브리드 레이저 기술로, 기존의 웨이퍼 기반에서 생산함으로써 기존의 광 연결을 위한 방법들보다 단순한 형태로 구현할 수 있고, 대량 생산에서 생산양과 비용 측면에 유리하다는 장점을 갖췄다.
데이터센터 내에서의 트래픽 전체 규모는 글로벌 인터넷 트래픽보다 5배 이상 많은 6.8ZB 정도의 규모로 추산되며, 하이퍼스케일 데이터센터에서 내부 연결 네트워크에 사용하는 비용의 60% 가량은 광 연결 관련에 사용되고 있다고 소개되었다. 특히 랙 간 연결 등의 단거리 연결에서도 구리선의 비중은 속도가 올라갈수록, 거리가 늘어날수록 줄어드는 모습이다. 그리고 멀티모드 옵티컬은 단거리 랙 간 연결 등에 활용되고 있으며, 실리콘 포토닉스 기술의 영역인 싱글 모드는 더 높은 대역폭과 긴 연결 거리를 제공하는데, 이 기술을 고속의 랙 간 연결에 활용하는 고객도 있다고 덧붙였다. 이에 데이터센터의 포토닉스 시장 규모는 2017년 15억 달러 정도에서 2022년 72억 달러 정도로 4배 이상 증가할 것으로 예상된다고 덧붙였다.
‘실리콘 스케일’의 광 연결 제공은 실리콘과의 통합과 실리콘 제조 기술 기반에서의 생산과 테스트를 통한 대량 생산 등의 측면을 포함한다. 먼저 ‘실리콘 통합’은 실리콘 웨이퍼 위에 InP를 결합해 실리콘 기반에서 광원을 탑재하는 ‘하이브리드 레이저 기술’을 사용하며, 이 기술을 바탕으로, 기존의 300mm 웨이퍼 기반 어드밴스드 CMOS 생산 프로세스를 통해 생산한다. 또한 웨이퍼 레벨에서 광학적, 전기적인 테스트를 자동화된 방법으로, 고속 진행할 수 있는 방법도 확보해, 기존 옵티컬 연결 기술이 가지고 있던 부담 중 하나인 ‘대량 생산’과 이를 통한 가격 경쟁력 측면에서 효율적인 장점을 제공할 수 있을 것이라고 덧붙였다.
▲실리콘 포토닉스는 트랜스미터의 물리적 구성을 크게 단순화한다
▲차세대 통합으로는 IC 패키지 안에서의 광연결 구현을 목표로 제시했다
인텔은 ‘실리콘 포토닉스’의 장점으로, 지금까지 대량 생산이 힘들었던 고가의 옵티컬 기술 대비, 기존 옵티컬 기술에 필요한 모든 구성 요소를 단일 다이로 통합하는 설계가 가능하다는 점을 꼽았다. 기존의 ‘골드 박스’ 100G 옵티컬 트랜스미터와 비교할 때, 실리콘 포토닉스 100G 옵티컬 트랜스미터는 모든 컴포넌트를 다이에 통합해 구조를 간소화할 수 있다. 이 때, 렌즈는 9개에서 1개로, 액티브 옵티컬 얼라이먼트도 5개에서 1개로, 개별 부품 수는 26개에서 두 개로 줄이면서도, 주요 기능들은 동일하게 유지할 수 있다.
인텔의 실리콘 포토닉스 제품은 2016년 100G PSM4 인터페이스 기반으로 첫 제품이 등장했으며, 2017년에는 CWDM4 MSA 옵티컬 인터페이스 호환 제품을 발표하면서 포트폴리오를 확장했다. 그리고 2018년에는 하이퍼스케일 클라우드 고객들에 공급을 시작했으며, 400G 전송 기술을 시연하고, 5G 무선 인프라를 위한 새로운 100G 트랜시버를 선보였다고 소개했다. 이와 함께, 차세대 포토닉스 통합에 있어서는, 전력 소비나 비용, 복잡성을 줄이고 I/O 밀도를 올리기 위해 통합된 옵티컬 스위치 IC 패키지 등의 형태로 ‘인패키지 포토닉스 통합’을 소개했다.
또한, 인텔은 차세대 포토닉스 통합의 대상으로 스위치나 FPGA, 컴퓨트와 NIC, 가속기 등에도 실리콘 레벨의 통합을 통해, 더 다양한 형태로 옵티컬 연결을 활용할 수 있을 것이라고 소개했다. 한편 데이터센터 이외에도 장거리 고대역폭 연결이 필요한 5G 무선의 프론트홀이나 데이터센터 간 연결, 차량 내 ADAS, LIDAR 등의 시스템간 통합을 위한 연결에도 실리콘 포토닉스 기술이 더 작은 크기와 낮은 가격대에서, 대량 생산이 가능한 특징에 힘입어 활용될 수 있을 것이라고 밝혔다. |
등록안내
